

# 遲延要素를 隨伴하는 制御 系統의 아날로그 시뮬레이션에 關한 研究

金 承 鎬

## A Study on the Analog Simulation Method of the Feed Back Control System With the Dead Time

Kim Seungho

目 次	
I. 序 論	II. 符號化 回路
II. 制御 系統의 아날로그 시뮬레이션	III. 시프트 レジスター
II.1 블록 선도	II.2 사다리꼴 回路
II.2 1次 要素의 시뮬레이션	IV. 實驗
II.3 PI, PID制御器의 시뮬레이션	IV.1 遲延 裝置의 特性實驗
IV.1.1 PI 制御器	IV.2 制御 系統의 應答實驗
IV.1.2 PID 制御器	IV.3 檢討 및 考察
II.4 遲延 裝置( $e^{-LS}$ )	V. 結 論
IV.4.1 比較器	V.1 參考文獻

### Abstract

The analog simulation is very effective technique for the synthesis and the analysis of the feed back control system, and recently many analog simulation techniques have been developed. In the analog simulation, however, it is still one of the most difficult problems to realize the time delay elements which are usually contained in the feed back control system. For the analog simulation of the time delay element the magnetic tape method and the Padé approximation method have been often used. But these methods are complicated and inaccurate.

In this paper the author proposes a method of the analog simulation of the feed back control system whose controlled object can be described by the first order system with the dead time. The feed back control system is assumed to use the PI or PID controller.

A new method of delaying the analog signal is proposed. In the method the input analog signal is first converted to the binary signal by means of the comparators and the encoding logic circuit, and stored in the shift registers in order. The delayed binary signal is obtained from the appropriate intermediate stages of the shift registers and converted again to the analog signal by means of the ladder resistance network.

The time delay circuit, made by the above-mentioned method, has operated in quite a good condition and the experiments on the response characteristics of the feed back control system by means of analog simulation have shown results as expected.

## I. 序論

아날로그計算機를 이용하여 제어系統을 시뮬레이션하는 것은 제어系統의 입출력應答, 安定性, 特性的補償, 適應制御 및 最適制御 等의 設計<sup>1)</sup>, 解析에 大端히 有効하고 非線形系統의 解析에도 効果的으로 利用 될수있다. 即, 아날로그시뮬레이션은 제어特性을 物理的으로 理解하고 제어系統의 最適파라미터를 決定하는 有効한 手段 中 하나이다.<sup>2)</sup>

一般的으로 플랜트 即, 제어對象은 遅延時間의 수반하는 것이 보통이며 高次系統이라도 遅延時間의 수반하는 1次系統으로 近似化해도 制御하는 데 지장이 없다.<sup>3)</sup>

本研究에서는 제어對象을  $ke^{-LS}/1+TS$  ( $k$ ; 定常利得,  $L$ ; 遅延時間,  $T$ ; 時定數)로 近似化하고 PI 또는 PID制御器를 使用하는 피드백制御系統을 아날로그計算機로 시뮬레이션하여 最適制御 및 適應制御 system의應答特性, 制御器의 파라미터가 制御system에 미치는影響等에 關하여 考察하고 檢討하기로 한다.

一般的으로 遅延時間의 아날로그 시뮬레이션하는 것은 大端히 困難하며 아직 特別히 有効한 方法이 開發되지 않고 있다. 종래에는 磁氣 테이프를 利用하는 方法이 많이 利用되어 왔으나 遅延時間의 變更 및 取扱이 不便하다. 또한, 單安定 멀티바이브레이터(mono-stable multi-vibrator)를 利用하는 方法, Padé의 近似式을 利用하는 方法<sup>4), 5)</sup> 等도 使用되어 왔으나, 이는 近似方法에 不過하고, 特히 遅延時間이 길 때 誤差가 큰 것이 缺点이다.

本研究에서는 A/D 變換器, Shift Register, D/A 變換器 等으로써 遅延裝置( $e^{-LS}$ )를 實現하는 方法을 提案하고 그 特性도 考察하기로 한다.

## II. 制御系統의 아날로그 시뮬레이션

### II.1 블록 다이아그램(Block Diagram)

피드백制御system에 使用되는 制御器에는 P制御器, PI制御器, PD制御器, PID制御器 等이 있으며, 이中 가장 代表的인 것은 PID制御器이다.<sup>6)</sup> 本研究에서는 遅延裝置를 製作하고 이와 아날로그計算機를 結合하여 Fig.(1)과 같은 블록선도로 表示되는 PI制御器 및 PID制御器를 使用하는 直結 피드백制御system에 對하여 아날로그 시뮬레이션을 行함으로써 그 最適制




Fig. (1) The block diagram of the feed back control system

御 및 適應制御系의 應答特性을 考察하고 檢討하기로 하다.

## II. 2 1次 要素의 시뮬레이션<sup>2), 4)</sup>

1次要素는 式(1)과 같이 表現된다.

式(1)을 변형하면

$$\begin{aligned}
 G_0(S) &= \frac{k}{1+TS} = \frac{k \cdot \frac{1}{S}}{\frac{1}{S}(1+TS)} \\
 &= \frac{\frac{k}{S}}{T + \frac{1}{S}} \\
 &= \frac{\frac{k}{T} \cdot \frac{1}{S}}{1 + \frac{1}{T} \cdot \frac{1}{S}} \\
 &= k \cdot \frac{\frac{1}{T} \cdot \frac{1}{S}}{1 + \frac{1}{T} \cdot \frac{1}{S}}
 \end{aligned} \tag{2}$$

卷之二

式(2)를 물리 선도로 표시하면 Fig. (2)가 된다.

Fig. (2)를 演算 增幅器를 利用하여 시뮬레이션하면 Fig. (3)과 같이 되니




Fig. (2) A block diagram of the first order system




Fig. (3) Simulation program of the first order system

### II.3 PI, PID 제어기의 시뮬레이션

### 1.1 PI 制御器

PI 제어기의 전달函數  $G_C(S)$ 는 式(1)과 같이 表明된다.

$$G_C(S) = k_p \left( 1 + \frac{1}{T_c S} \right) \quad \dots \dots \dots \quad (1)$$

式(4)의 편미분함수를 그림으로 표시하면 Fig.(4)와 같이 된다.

Fig. (4)를 아래로 구사면 Fig. (5)의 각각의




Fig. (4) A block diagram of the PI controller.




Fig. (5) Simulation program of the PI controller

4. PID 制御器




Fig. (6) A block diagram of the simple feed back control system

即, 增幅器의 利得이 無限大이면 傳達函數는 피드백 傳達函數(Feed Back Transfer Function)의 역수가 된다.<sup>6)</sup>

本論文에서는 위의 事實을 利用하여 PID 制御器의 아날로그 시뮬레이션을 近似的으로 Fig.(8)과 같이 表現한다.

PID 제어기의 전달 함수  $G_c(S)$ 는 式(2)와 같이 표현된다.

式(2)를 변형하면

$$G_c(S) = k_p \left( \frac{T_D T_I S^2 + T_I S + 1}{T_I S} \right) \quad \dots \dots \dots \quad (3)$$

이 된다.

式(3)의 值遠函數를 블록 선도로 表示하면 Fig.(7)이 된다.

Fig. (7)의 불록 선도를 시뮬레이션하면 Fig. (8)과 같이 된다.




Fig. (7) A block diagram of the PID controller




Fig. (8) Simulation program of the PID controller

即, Fig. (8)에서 傳達函數을 求해 보면,

$$G(S) = k_s \frac{1}{\frac{1}{10000} + \frac{T_p T_n S^2 + T_n S + 1}{T_p T_n S^3 + T_n S + 1}}$$

이 된다.

여기서,  $\frac{1}{10000} \div 0$  이므로

$$G(S) \doteq k_p \frac{\frac{1}{T_I S}}{\frac{T_D T_I S^2 + T_I S + 1}{T_I S}} = k_p \frac{T_D T_I S^2 + T_I S + 1}{T_I S}$$

## II.4 涡延 装置( $e^{-LS}$ )

기금까지는 磁氣 테이프에 아날로그 信號를 記憶하였다가 一定 遲延 時間後에 다시 再生하는 方法  
혹은 Pade의 近似式을 利用하는 方法, 單安定 發振器(mono-stable multi-vibrator)를 利用하여 微  
少時間의 遲延시키는 方法, 整流子와 콘덴서를 使用한 專用機<sup>2), 4), 5)</sup>等이 있으나, 이러한 方法은 正  
確性이 떨어져고 遲延 時間이 깊고 裝置도 複雜하므로 本 論文에서는 A/D 變換器, 시그니처 페지스터  
D/A 變換器를 利用하여 遲延 裝置를 實現하였다.

即, A/D 變換器를 사용하여 아날로그 신호를 디지털 신호로 변환한 후 100段의 시프트레지스터를 이용하여 順次的으로 記憶시켰다가 要求되는 遲延時間에 따라任意의 中間段 即,  $n$  번째段에서 出力を 빼내면 이 때 遲延時間  $L$ 은 다음 式과 같이 된다.

但,  $A \leq \frac{1}{2f_0} - (f_0; \text{ 입력신호주파수스피트럼의 최고 주파수})^{13)}$



따라서  $n$  및  $A$ 를 變化시킴으로서 任意의 延遲된  
디지털 信號를 시그널레이저스터의 出力段에서 얻  
을 수 있으며, 이 信號는 D/A 變換器를 通함으로  
써 延遲된 信号로 그 信號를 變換된다.

Fig. (9) Simplified block diagram of the delaying apparatus of the analog signal

이 날고 그 입력 신호를 카운터화하기 위하여 15개의 비교기<sup>7)</sup>로서 입력 신호의 폐별을 판별한다. (Parallel A/D 변환기) 비교기는 여러 종류 중 바이어스가 0인 μA 311을 사용하여構成은 Fig. (10)과 같다. 그 특성을 입력이 ±7V인 삼각파일 때 출력波形은 Fig. (11)과 같은 -15V의 구형파가 된다.<sup>8)</sup>




Fig. (10) A circuit of the comparator




Fig. (11) Input-to-output wave form of the comparator

#### 1. 符號化回路(Encoding Logic Circuit)

15 개의 比較器 出力인  $a, b, c, d, e, f, g, h, i, j, k, l, m, n, o$ 라 하고 符號化 回路의 出力を  $A_1, A_2, A_3, A_4$ 라 하면 Table. (1)과 같은 真理表를 갖는 符號化 回路를 設計하여야 한다.<sup>(9)</sup> (Fig. (16) 參照)

Table. (1)에서 다음과 같은 式이 成立하는 것을 알 수 있다.

	$a$	$b$	$c$	$d$	$e$	$f$	$g$	$h$	$i$	$j$	$k$	$l$	$m$	$n$	$\theta$	$A_1$	$A_2$	$A_3$	$A_4$
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
2	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	
3	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	
4	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	
5	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	
6	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	
7	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	1	0	
8	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	1	1	
9	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	1	0	0	
10	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	1	0	0	
11	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	1	0	1	
12	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	1	0	1	
13	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1	1	0	
14	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	1	1	0	
15	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	
16	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

Table. (1) Truth table for encoding logic circuit.

$$a b = b$$

$$a b c = c$$

$$a b c d = d$$

$$a b c d e = e$$

$$a b c d e f = f$$

$$a b c d e f g = g$$

$$a b c d e f g h = h$$

$$a b c d e f g h i = i$$

$$a b c d e f g h i j = j$$

$$a b c d e f g h i j k = k$$

$$a b c d e f g h i j k l = l$$

$$a b c d e f g h i j k l m = m$$

$$a b c d e f g h i j k l m n = n$$

$$a b c d e f g h i j k l m n \theta = \theta$$

$$\bar{a} \bar{b} \bar{c} \bar{d} \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} = \bar{a}$$

$$\bar{b} \bar{c} \bar{d} \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} = \bar{b}$$

$$\bar{c} \bar{d} \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} = \bar{c}$$

$$\bar{d} \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} = \bar{d}$$

$$\bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} = \bar{e}$$

$$\begin{aligned} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{f} \\ \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{g} \\ \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{h} \\ \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{i} \\ \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{j} \\ \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{k} \\ \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{l} \\ \bar{m} \bar{n} \bar{\theta} &= \bar{m} \\ \bar{n} \bar{\theta} &= \bar{n} \end{aligned}$$

위의 조건들을 이용하여 主加法標準形<sup>9)</sup>으로 出力式을 簡單히 하면 다음과 같다.

$$\begin{aligned}
 2) A_2 = & a b c d \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i j \bar{k} \bar{l} m \bar{n} \bar{o} \\
 & + a b c d e f g h i j k \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i j k l m \bar{n} \bar{o} \\
 & + a b c d e f g h i j k l m n \bar{o}
 \end{aligned}$$

\*1, \*2 MAP METHOD<sup>9)</sup>를 이용하여 簡略化하면

e	fg	00	01	11	10
0	1			1	
1	1			1	

$$\bar{f}\bar{g} + fg = 1$$

$m$	$n\theta$	00	01	11	10
0	1		1		
1	1		1		

$$\bar{n}\bar{\theta} + n\theta = 1$$

$$\begin{aligned} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{f} \\ \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{g} \\ \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{h} \\ \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{i} \\ \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{j} \\ \bar{k} \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{k} \\ \bar{l} \bar{m} \bar{n} \bar{\theta} &= \bar{l} \\ \bar{m} \bar{n} \bar{\theta} &= \bar{m} \\ \bar{n} \bar{\theta} &= \bar{n} \end{aligned}$$

위의 條件들을 利用하여 主加法標準形<sup>9)</sup>으로 出力式을 簡單히 하면 다음과 같다.

$$\begin{aligned}
 2) A_2 = & a b c d \bar{e} \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e \bar{f} \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f \bar{g} \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g \bar{h} \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h \bar{i} \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i \bar{j} \bar{k} \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i j \bar{k} \bar{l} m \bar{n} \bar{o} \\
 & + a b c d e f g h i j k \bar{l} \bar{m} \bar{n} \bar{o} \\
 & + a b c d e f g h i j k l m \bar{n} \bar{o} \\
 & + a b c d e f g h i j k l m n \bar{o}
 \end{aligned}$$

\*1, \*2 MAP METHOD<sup>9)</sup>를 이용하여 簡略化하면


e	fg	00	01	11	10
0	1			1	
1	1			1	

$$\bar{f}\bar{g} + fg = 1$$

$m$	$n\theta$	00	01	11	10
0	1		1		
1	1		1		

$$\bar{n}\bar{\theta} + n\theta = 1$$

(1), (2), (3), (4)式으로 符號化 回路를 設計하면 Fig. (12)가 된다.



$$A_1 = h$$

$$A_2 = a\bar{h} + l$$

$$A_3 = (b\bar{d} + f) \times \bar{h} + (j\bar{l} + n)$$

$$A_4 = (ab\bar{c} + cd\bar{f} + cf\bar{g}) \times \bar{h} + (ij\bar{l} + kl\bar{n} + mn\bar{o})$$

Fig. (12) Logic diagram of the Encoding Logic circuit

### v. Shift Register

符號化 回路의 出力段에서 나온 4 bit의 二進 信號를 遲延시기가 為하여, 各 bit의 出力を Fig. (13)과 같은 4段 Shift Register 25個를 直列로 連結하여 만든 100段의 Shift Register<sup>10)</sup>에 順次의 2로 記憶시킨다.




Fig. (13) Circuit of the 4 bit Shift Register




Fig. (14) Pin connection diagram of the Shift register

遲延裝置에 사용한 시프트 레지스터의 pin 연결도는 Fig. (14)와 같이 된다.

Fig. (14)에서 pin 6 (Mode control)에 0 상태를維持하면 A-AND gate는 入力 狀態에 따라 動作하고 각 B-AND gate는 動作하지 않는다.

本實驗의 遲延裝置에 利用한 시프트 레지스터의 入力 電壓은 3.7V 이고 power supply voltage ( $V_{cc}$ )는 5V이다. 그리고 出力段에서 1狀態는 2.4V, 0狀態는 0V이다.




Fig. (15) 2R, R Ladder network 1945

Fig. (15)에서  $i_1, i_2, i_3, i_4$ 에 關한 式은 다음과 같다.

$$i_4 = \frac{V_a - V_b}{R} + \frac{V_a}{2R} = \frac{V_0 - V_a}{2R} \quad (6)$$

$$i_3 = \frac{V_b - V_c}{R} - \frac{V_a - V_b}{R} = \frac{V_1 - V_b}{2R} \quad (7)$$

$$i_2 = \frac{V_c}{R} - \frac{V_b - V_c}{R} = \frac{V_2 - V_c}{2R} \quad (8)$$

$$i_1 = i_{in} - \frac{V_c}{R} = \frac{V_3}{2R} \quad (9)$$

(6), (7), (8), (9)式을 整理하면

$$\frac{V_a}{R} - \frac{V_b}{R} + \frac{V_a}{2R} = \frac{V_0}{2R} - \frac{V_a}{2R} \quad (6)'$$

$$\frac{V_b}{R} - \frac{V_c}{R} - \frac{V_a}{R} + \frac{V_b}{R} = \frac{V_1}{2R} - \frac{V_b}{2R} \quad (7)'$$

$$\frac{V_c}{R} - \frac{V_b}{R} + \frac{V_c}{R} = \frac{V_2}{2R} - \frac{V_c}{2R} \quad (8)'$$

$$i_{in} = \frac{V_c}{R} + \frac{V_3}{2R} \quad (9)'$$

(6)', (7)', (8)', (9)'式이 된다.

여기서,




Fig. (16) Block of diagram of the time delay circuit



5	0 1 0 1	- 1.5	5
6	0 1 1 0	- 1.8	6
7	0 1 1 1	- 2.1	7
8	1 0 0 0	- 2.4	8
9	1 0 0 1	- 2.7	9
10	1 0 1 0	- 3.0	10
11	1 0 1 1	- 3.3	11
12	1 1 0 0	- 3.6	12
13	1 1 0 1	- 3.9	13
14	1 1 1 0	- 4.2	14
15	1 1 1 1	- 4.5	15

Table. (2) Equivalent analog voltage table to each digital binary signal.



Fig. (17) 자연 장치의 사진

以上을 総合하여 Fig.(1)의 系統의 아날로그 시  
ミュレーション을 行하기 為한 結線圖를 作成하면 Fig.  
(19), Fig.(20)과 같이 된다.




Fig. (19) The connection diagram of the analog simulation system when the PI controller is used

Fig.(16)에서 비교기는  $\mu A$  311, OP AMP는  $\mu A$  741, Shift Register는 MC 7495를 使用하고  
符号化回路은 Hex converter인 MC 7404와 Quad 2-input NAND gate인 MC 7400을 使用하여  
回路를構成하였다.<sup>10)</sup> 即, NAND와 NOT回路를  
利用하여 AND, OR를 Fig.(18)과 같이 實現하였다.<sup>9)</sup>




Fig. (18) AND and OR circuit




Fig. (20) The connection diagram of the analog simulation system when the PID controller is used

### III. 實驗

#### III.1 遲延装置의 特性實驗

本 實驗을 行하기 為하여 Fig.(16)의 回路와 같은 時間遅延装置를 製作하고 이 裝置의 特性을

살펴보기 爲하여 入力으로서 正弦波 및 指數函數信號를 加하였을 때의 出力 波形은 Fig.(21), Fig.(22)와 같이 되었다.




Fig. (21) Delaying characteristics of the time delaying apparatus when input is sinusoidal wave




Fig. (22) Delaying characteristics of the time delaying apparatus when input is exponential wave.

Fig. (21)는 正弦波信號의 경우인데 그中 (a)는  $A=0.02\text{sec}(50\text{Hz})$ ,  $L=75$   $\Delta=1.5\text{sec}$ , (b)는  $A=0.05\text{sec}(20\text{Hz})$ ,  $L=75$   $\Delta=3.75\text{sec}$ 의 경우이다. Fig. (22)는 指數函數信號에 對한 出力 波形이다. 4.  $L$ 의 값은 Fig. (21)의 경우와 같다.

### III.2 制御系統의 應答 實驗

最適 카데미디의決定에對해서는 參考 文獻(12)에 이미 發表되었기 때문에 여기서는 그 結果만 을 引用하기로 한다.

即, Fig.(1)의 피드백 제어系에 있어서 제어對象 即, 플랜트의 띠래미터  $k$ ,  $T$ ,  $L$ 이 주어졌을 때 이 系統의 인디셜 應答(Indicial Response)의 二乘 誤差 面積을 最小로 하는 PI 制御器의  $k_p$ ,  $T_I$  또는 PID 制御器의  $k_p$ ,  $T_I$ ,  $T_D$ 를 最適 띠래미터라고 定義하여  $\hat{k}_p$ ,  $\hat{T}_I$ ,  $\hat{T}_D$ 로 表示하고 이  $\hat{k}_p$ ,  $\hat{T}_I$ ,  $\hat{T}_D$ 의 値에 對하여  $G = \hat{k}_p k$  即, 루우프의 最適 定常 利得이다. Table (4)와 같이 된다. 여기서,  $G = \hat{k}_p k$  即, 루우프의 最適 定常 利得이다.

여기서는 이 Table (3), Table (4)의  $G_{\text{PI}}$ 의 값을 이용하여 PI, PID 제어기를 사용하는 제어系에 있어서 플랜트의 時定數  $T$ 와 遲延時間  $L$ 이 變化할 때 제어기의 컨트롤러가 最適한 경우와 아닌 경우에 對하여 인터벌 응답을 아날로그 시뮬레이션을 통하여 檢討해 본 結果 Fig. (23), Fig. (24)와 같이 되었다.

**Table. (3) Values of the optimal parameters of the PI controller(Unit of  $T$ ,  $L$ ,  $\hat{T}_r$ , min)**


$T$	$L$	0.1	0.5	1.0	3.0	5.0	7.0	10.0	15.0
0.1	$G$	0.904	0.513	0.487	0.480	0.480	0.480	0.479	0.479
	$\hat{T}_I$	0.116	0.356	0.650	1.841	3.040	4.236	6.016	8.990
0.5	$G$	3.667	1.048	0.717	0.533	0.507	0.498	0.492	0.487
	$\hat{T}_I$	0.545	0.865	1.124	2.253	3.432	4.622	6.417	9.394
1.0	$G$	7.128	1.772	1.065	0.624	0.552	0.526	0.510	0.497
	$\hat{T}_I$	1.081	1.540	1.794	2.840	3.969	5.133	6.917	9.868
3.0	$G$	20.971	4.712	2.523	1.076	0.799	0.687	0.609	0.555
	$\hat{T}_I$	3.220	4.279	4.569	5.514	6.503	7.537	9.163	12.000
5.0	$G$	34.813	7.659	3.998	1.557	1.078	0.878	0.734	0.630
	$\hat{T}_I$	5.373	7.006	7.378	8.304	9.233	10.200	11.711	14.415
7.0	$G$	40.654	10.606	5.472	2.045	1.336	1.079	0.869	0.714
	$\hat{T}_I$	7.516	9.742	10.182	11.148	12.039	12.963	14.384	16.992
10.0	$G$	69.415	15.031	7.687	2.781	1.801	1.385	1.079	0.847
	$\hat{T}_I$	10.679	15.874	14.405	15.438	16.227	17.110	18.525	20.914
15.0	$G$	104.001	22.400	11.384	3.999	2.536	1.904	1.440	1.081
	$\hat{T}_I$	16.091	20.717	21.532	22.293	23.340	24.098	25.579	27.982

**Table. (4) Values of the optimal parameters of the PID controller (Unit of  $T, L, \hat{T}_I, \hat{T}_D$ : min)**


$T$	$L$	0.1	0.5	1.0	3.0	5.0	7.0	10.0
0.1	$G$	0.943	0.557	0.516	0.491	0.486	0.484	0.483
	$\hat{T}_I$	0.097	0.337	0.633	1.825	3.018	4.210	6.007
	$\hat{T}_D$	0.037	0.120	0.144	0.161	0.164	0.166	0.168
0.5	$G$	4.354	1.295	0.849	0.587	0.543	0.525	0.511
	$\hat{T}_I$	0.479	0.830	1.082	2.184	3.366	4.557	6.345
	$\hat{T}_D$	0.038	0.127	0.343	0.666	0.755	0.799	0.847
1.0	$G$	8.647	2.303	1.335	0.719	0.616	0.575	0.547
	$\hat{T}_I$	0.953	1.493	1.740	2.732	3.833	4.986	6.764
	$\hat{T}_D$	0.039	0.214	0.406	0.932	1.261	1.441	1.591
3.0	$G$	25.838	6.403	3.389	1.354	0.964	0.807	0.697
	$\hat{T}_I$	2.852	4.178	4.498	5.388	6.293	7.278	8.835
	$\hat{T}_D$	0.039	0.227	0.455	1.222	1.831	2.352	2.985
5.0	$G$	43.022	10.516	5.467	2.032	1.357	1.075	0.872
	$\hat{T}_I$	4.777	6.837	7.280	8.182	9.026	9.922	11.316
	$\hat{T}_D$	0.039	0.230	0.466	1.310	2.034	2.667	3.505
7.0	$G$	60.218	14.633	7.548	2.722	1.763	1.357	1.062
	$\hat{T}_I$	6.710	9.476	10.049	10.985	11.832	12.689	13.988
	$\hat{T}_D$	0.039	0.231	0.470	1.351	2.137	2.839	3.794
10.0	$G$	85.985	20.809	10.674	3.761	2.380	1.792	1.359
	$\hat{T}_I$	9.585	13.479	14.226	15.248	16.050	16.833	18.150
	$\hat{T}_D$	0.039	0.232	0.473	1.384	2.230	3.004	4.060



(a)  $T=L=1\text{min.}, k=1$   
 $k_P=1.065$   
 $T_I=1.794\text{min}$   
optimal values



(b)  $T=L=3\text{min.}, k=1$   
 $k_P=1.065$   
 $T_I=1.794\text{min}$   
non-optimal values



(c)  $T=L=3\text{min.}, k=1$   
 $k_P=1.076$   
 $T_I=5.514\text{min.}$   
optimal values

Fig. (23) Indicial responses of the feed back control system when PI controller is used.




Fig. (24) Indicial responses of the feed back control system when PID controller is used.

#### IV. 檢討 및 考察

Fig.(21), Fig.(22)에서 出力 波形을 보면 正確히 遲延된 信號를 알고 있으나 微小한 階段狀波가 나타난다. 이것은 比較回路에서 入力 信號를 15等分하였기 때문에 그 영향이 나타나는 것으로 回路素子數를 늘여 入力 信號를 더욱 細緻하게 等分하면 除去될 수 있는 것으로 생각된다. 또한 아날로그 演算을 行하는 경우 이 遲延 裝置 뒤에 高周波 Filter에 該當하는 演算 要素가 뒤따르게 되는 것이 보통이므로 이 階段狀波의 雜音은 크게 問題되지 않을 것으로 생각된다.

Fig.(23)은 PI 制御器를 使用한 경우로서 同圖(a)와 (c)는  $T=L=1\text{min.}, k=1$  및  $T=L=3\text{min.}, k=1$ 에 對해서 制御器의 過渡 미터를 Table (3)과 같이 最適值로 調整했을 때의 인디셜 應答으로 그 波形은 大端히 良好함을 알 수 있다. Fig.(23)의 (b)는  $T$ 와  $L$ 이 각각 1分에서 3分으로 變化했는

에도 制御器의 퍼래미터를 最適值로 調整하지 안했을 경우로서相當히 振動을 하고 있다. Fig.(24)는 PID 制御器를 使用한 경우로서 同圖(a)와(d)는 각각 Fig.(23)의 (a), (c)와 같이 最適 狀態일 때이고, 同圖(b)는 PID 制御器의 3個의 퍼래미터를 모두 最適值로 調整하지 안했을 때이며, (c)는  $k_b$ 와  $T_f$ 만을 最適值로 調整한 準最適狀態일 때이다. 이들 應答 波形을 通하여 最適制御의 必要性을 如實히 알 수 있다.

## V. 結論

以上과 같이 本研究에서는 比較器와 Shift Register 및 사다리꼴 回路를 利用하여 아날로그 信號를 任意時間 遲延시키는 遲延裝置를 製作하여 이와 아날로그 計算機를 利用하는 피드백 制御系統의 아날로그 시뮬레이션을 行하고 그 應答特性에 對해서 考察하고 檢討하였다.

本研究에서 製作한 遲延裝置는 大端히 良好하게 作動하였으며, 이를 利用함으로써 遲延要素를 수반하는 制御系統의 아날로그 시뮬레이션이 可能하게 되었다.

또한, 아날로그 시뮬레이션은 制御系統을 設計하고 最適 應答特性, 適應制御特性 等을 考察하는 데에 大端히 有効함을 알 수 있었다.

本 實驗에서 製作 利用한 遲延裝置는 (+)의 아날로그 信號만 比較하였으나 (+), (-) 양 電壓을 모두 比較하는 A/D 變換器를 使用하면 그 應用範圍가 더욱 넓어질 것으로 생각된다.

또한, 比較器의 數를 더욱 늘려 아날로그 信號를 더욱 細分하여 計數化하면 그 精度도 더욱 높아질 것으로 생각된다.

## 參 考 文 獻

1945

1. 河注植, 崔京三, 金承鎬; 適應制御에 關한 研究, 韓國船用機關學會誌 第3卷 第1號 1979. 8.
2. アナログコンピュータの基礎と演習, 日立電子株式會社
3. Jooshik Ha; A study on the viscosity control system of fuel oil for Diesel Engine, 韓國海洋大學 論文集(自然科學篇) 第13輯, 1978. 3.
4. HITACHI ANALOG COMPUTER PROGRAMMING, HITACHI ELECTRONICS LTD., pp. 85~88.
5. 長森 享三 et al; アナログ 計算機入門, オーム社, pp. 104~108.
6. 河注植; 自動制御工學, 海事圖書出版部
7. David F. Hoeschele; Analog-to-Digital/Digital-to-Analog conversion Technique, John Wiley & Sons, Inc., 1968.
8. 安在鳳; 適應制御 System을 為한 傳達函數 推定器, 碩士學位論文, 弘益大學校大學院 1978. 11. pp. 20 ~21.
9. M. Morris Mano; Computer logic Design, PRENTICE-HALL, INC., Englewood cliffs, N.J.
10. TTL INTEGRATED CIRCUITS DATA BOOK, MOTOROLA INC., 1971.
11. Marschall; Digital Electronics for scientists, 1972, pp. 331~336.
12. 河注植, 柳吉洙; PID 制御器의 最適調整에 關한 研究, 韓國海洋大學 論文集 (自然科學篇) 第14輯 1979. 3. pp. 207~220.
13. JULIUS T. TOU; Digital and Sampled-data Control Systems, pp. 69~92.